教你怎样实现MySQL数据库双机热备份
更新时间：2024-01-05 22:01
最新回答
好像有个串口的ip核？ 一般生成系统的时候，系统会自己加一个串口ip上去貌似，需要正确设置（10.1的时候是这样，不知道现在sdk工程向导什么样了）。貌似memorytest的结果也是在串口上输出的吧。。。 如果有这个ip的话，可以在sdk里的ip列表中找到，右键点view ip datasheet（driver）之类的可以知道ip的api函数。 然后写程序，读取ram，通过串口传输，pc再接收。 时间久远，好久不用了，忘了许多，哎..................
两张方法： 1）从vivado的ipcore catalog里面直接拖出来。这个一般需要你用axi4总线去控制，所以你还需要axi4 interconnect，bram controller之类的ipcore。 2) 直接将ipcore catalog里面的bram添加到你的project模块中。可以选择不用axi4接口。这样你在模块里面声明实例化调用bram模块就行。
相关问答
更多-
vivado 中如何使用chipscope[2023-02-15]
vivado中并没有集成chipscope和impact，所以需要安装ISE，安装完ISE后进行以下操作： 1) 选择环境变量中的系统变量，新建以下变量 XILINX C:\Xilinx\14.7\ISE_DS\ISE XILINX C:\Xilinx\14.7\ISE_DS\EDK XILINX_PLANAHEAD C:\Xilinx\14.7\ISE_DS\PlanAhead XILINX_VIVADO C:\Xilinx\Vivado\2013.4\bin 2) 选择环境变量中的用户变量，新建一个变量 ... -
xilinx新一代fpga设计套件vivado应用指南 怎么样[2021-12-08]
Vivado是Xilinx最新的FPGA设计工具，支持7系列以后的FPGA及Zynq 7000的开发。与之前的ISE设计套件相比，Vivado可以说是全新设计的。无论从界面、设置、算法，还是从对使用者思路的要求，都是全新的。看了大家很多的博文，基本上都是用GUI创建工程，那我就简单介绍一下Vivado的脚本使用。 在ISE设计套件中，支持多种脚本： 可以用xperl来运行perl脚本，可以用xtclsh来运行Tcl脚本，还可以用windows批处理脚本来运行设计流程。 ISE集成的Tcl脚本解释器为 ... -
vivado中如何添加package？[2022-09-09]
Tools > Create and Package IP…，打开IP创建和打包向导。 进入第一个界面，如图2所示。是一些提示信息，直接点击Next 进入操作类型选择界面 -
将端口与bram接口相结合(combine ports to bram interface)[2022-03-16]
这是完整的工作和可综合的VHDL代码。 Vinay Madapura的评论中给出了正确的解决方案（或至少是重要的部分）。 预定义的接口可以在$ vivado / $ version / data / ip / interfaces文件夹中找到。 我希望这段代码可以帮助其他人解决类似的问题。 library IEEE; use IEEE.STD_LOGIC_1164.ALL; entity AXIS_TO_BRAM is generic( addr_size : integer range 1 to ... -
正如预测的那样， Top和火箭之间的所有模块的所有I / O端口都必须连接。 注 ：以下解决方案仅适用于单核火箭 ！ 我将通过必要的步骤在Rocket核心中实现一个32位计数器并将其与Top模块连接起来。 在哪里可以找到以下课程： Rocket - fpga-zynq / rocket-chip / src / main / scala / rocket / rocket.scala RocketTile - fpga-zynq / rocket-chip / src / main / scala / ro ...
-
使用read_checkpoint将所有检查点加载到Vivado中，然后使用link_design将它们链接在一起。 之后，你可以写出一个统一的检查点： read_dcp top.dcp read_dcp child0.dcp ... read_dcp child149.dcp link_design write_checkpoint unified.dcp Load all the checkpoints into Vivado using read_checkpoint and then link t ...
-
查看使用模式 ，我们看到建议的用法是： program_hw_devices [lindex [get_hw_devices] 0] 鉴于get_hw_devices的输出文本是一个“简单的”单词（没有空格或Tcl元字符），我怀疑设备标记实际上是一些特殊的值，它们在表示的后端悬挂着不平凡的类型。 我们不推荐这种方法，因为它会导致非常奇怪的错误消息（比如你得到的错误消息），但假定它是这样的，你需要完全按照上面描述的模式使用，以便正好剥离一层一览无余。 为了将来的参考，该链接的脚本（据推测是工作）是： # C ...
-
FPGA中的热管理(Thermal management in FPGA)[2023-12-02]
您必须在设计中实例化SYSMON组件，根据需要设置所有泛型（平均，内部参考等）。 然后，您必须通过实现传输功能将ADC代码转换为实际值，方法是使用RAM / LUT作为查找表，或使用乘法器。 传输功能在用户指南中给出。 您还必须检查开发板的原理图，以了解如何连接外部模拟输入引脚。 如果您还没有这么做，一个好的开始就是下载用户指南'ug370'。 获取示例设计，看看。 Xilinx为SYSMON提供行为模型，它运行良好且非常有用。 这很直接。 UG370 示例设计 You have to instantiat ... -
BRAM_INIT用VHDL(BRAM_INIT in VHDL)[2022-12-22]
是的，这当然是可能的。 查看Xilinx综合工具（XST）用户指南 ，特别是第187页。 他们建议执行此操作的代码如下所示。 他们在用户指南中提供了有关将要阅读的文件格式的说明。 请注意，此代码不直接使用泛型，但我可以想象您可以设置常量或泛型来保存文件名... -- -- Initializing Block RAM from external data file -- library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_unsigne ... -
关于FPGA中的顺序代码(About sequential code in FPGAs)[2021-12-17]
它不是按顺序“执行” - 但是合成器顺序地解释代码，并创建适合这种解释的硬件设计。 例如，如果在时钟进程中为signal赋值两次，则第一次分配将被忽略，而第二次分配生效（请记住， signal仅在process语句结束时分配，而不是立即分配）： signal a : UNSIGNED(3 downto 0) := (others => '0'); (...) process(clk) begin if(rising_edge(clk)) then a <= a - 1; a <= a ...